[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계 > hit1

[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계

페이지 정보

작성일 22-09-29 10:00

본문

Download : [공학][디지털 회로설계] VHDL을 통한 Gray Code 설계.hwp

2) 방법 :
`Gray code 식 유도`
(1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
(5) Input의 2 진수를 설정해준다.
`VHDL code 작성`
(2) QuartusII의 VHDL 언어를 이용하여 minimize한 식을 프로그래밍한다. 에러 발생시에는 entity와 파일이름이 같은지, 소스에 빼먹은 기호는 없는지, 소스 자체에 에러가 있는지를 확인하여 정확하게 결...

디지털 회로설계
1. title proper(제목) : VHDL을 통한 Gray Code 설계
2. 개요 :

1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다. V_high를 설정할시 ctrl+alt+1의 단축키를 쓰면 쉽고 빠르게 설정할 수 있다아
(6) Simulation netlist를 작성한 후 simulation을 처음 한다. 이때 simulation한 값에서 delay가 발생하지 않게, simulation mode 로 하지 않고 functional mode로 simulation이 되게 setting을 해준다. 이때 3개의 2진수bit를 입력하면 3개의 gray code의 bit이 나오는 시스템을 설계한다. 에러 발생시에는 entity와 파일이름이 같은지, 소스에 빼먹은 기호는 없는지, 소스 자체에 에러가 있는지를 확인하여 정확하게 결과값이 나오게 한다. 이때 3개의 2진수bit를 입력하면 3개의 gray code의 bit이 나오는 시스템을 설계한다.
[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계

[공학][디지털%20회로설계]%20VHDL을%20통한%20Gray%20Code%20설계_hwp_01.gif

[공학][디지털%20회로설계]%20VHDL을%20통한%20Gray%20Code%20설계_hwp_02.gif

[공학][디지털%20회로설계]%20VHDL을%20통한%20Gray%20Code%20설계_hwp_03.gif

[공학][디지털%20회로설계]%20VHDL을%20통한%20Gray%20Code%20설계_hwp_04.gif

[공학][디지털%20회로설계]%20VHDL을%20통한%20Gray%20Code%20설계_hwp_05.gif

[공학][디지털%20회로설계]%20VHDL을%20통한%20Gray%20Code%20설계_hwp_06.gif

설명
순서

레포트/공학기술
[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계 , [공학][디지털 회로설계] VHDL을 통한 Gray Code 설계공학기술레포트 , [공학][디지털 회로설계] VHDL을 통한 Gray Code 설계
디지털 회로설계
1. title proper(제목) : VHDL을 통한 Gray Code 설계
2. 개요 :

1) 목적 : Karnaugh map을 이용하여 Gray code를 설계하고 검증하여, Quartus2와 Karnaugh map을 통한 minimization에 대한 이해도를 높인다.
`VHDL code 작성`
(2) QuartusII의 VHDL 언어를 이용하여 minimize한 식을 프로그래밍한다.

2) 방법 :
`Gray code 식 유도`
(1) 2진수를 입력을 갖고 output이 Gray code가 되게, karnaugh map을 이용하여 minimization한다.
(3) VHDL을 컴파일 한다.
3. 理論

(1) Gray Code
…(skip)

[공학][디지털,회로설계],VHDL을,통한,Gray,Code,설계,공학기술,레포트

[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계

Download : [공학][디지털 회로설계] VHDL을 통한 Gray Code 설계.hwp( 87 )

다.
(8)위에서 나온 Gray code의 Karnaugh map, VHDL code, waveform등의 결과를 토대로 보고서를 작성한다.
`block diagram`
(7) Block diagram도 그려보고 wave form을 출력해 본다.
(3) VHDL을 컴파일 한다.
`wave form 출력`
(4) Vector waveform 파일을 새로 열고, input node와 out put node를 설정해준다.

번호	제목
101	기업 구조조정 과정의(定義) drawback(걸점)을 중심으로
100	두산 중공업 기업analysis(분석) ,두산 중공업 경영전술,두산 중공업 브랜드marketing ,서비…
99	치료된 행동의 재발과 대처
98	국민카드사의 인적자원관리제도
97	존 F. 케네디 대통령의 리더십 analysis(분석)
96	파이트클럽을 보고
95	예고등기말소등기(원고승소)신청서
열람중	[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계
93	비용의자산화,회계정책변경,감가상각기간설정,평가절하,감가상각으로가치하락,자산충당금절감
92	예금保險(보험) 공사 自紹書 면접, 예금保險(보험) 공사 대졸 인턴사원(일반행정) 자기소개서
91	test(실험) 결과 리포트 강제진동
90	오래된 future(미래)
89	한국의 보조공학의 실태 및 문제점(問題點)과 改善(개선) plan을 조사
88	[2021] [사회과학][사회복지] 선진국의 장애인복지에 상대하여
87	부가가치세법에 대해

[공학][디지털 회로설계] VHDL을 통한 Gray Code 설계 > hit1

hit1

페이지 정보

본문

검색